PAT-NO:

JP411274463A

DOCUMENT-IDENTIFIER: JP 11274463 A

TITLE:

SOLID IMAGE PICKUP ELEMENT

PUBN-DATE:

October 8, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

WATABE, TOMOYUKI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI XEROX CO LTD

N/A

APPL-NO:

JP10075216

APPL-DATE:

March 24, 1998

INT-CL (IPC): H01L027/146, H04N005/335

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent threshold voltage variations of an amplifying transistor provided per pixel from becoming a substantially fixed

pattern noise by preventing the output voltage of a pixel from containing

threshold voltage of the amplifying transistor within the pixel in a voltage output amplifying type solid image pickup device.

SOLUTION: Two reset transistors 7 and 8 are provided within a pixel 10. At

the time of reset, the transistors 7 and 8 and a shutter transistor 2 are turned on, thereby causing a constant current Iref from a constant current source 6 to flow to an amplifying transistor 3 and the transistor 8 and applying a voltage, which is the sum of a predetermined constant voltage Vref

and a threshold voltage Vth of the transistor 3, as a reset voltage to a light-receiving section 1. After the light reception, the transistor 2 is turned on, thereby causing a gate capacitor of the transistor 3 to hold the voltage (Vref + Vth +

COPYRIGHT: (C)1999,JPO

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-274463

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl.6

識別配号

FΙ

H01L 27/146 H04N 5/335 H01L 27/14

Α

H 0 4 N 5/335

E

審査請求 未請求 請求項の数2 OL (全 11 頁)

(21)出願番号

特願平10-75216

(71)出願人 000005496

富士ゼロックス株式会社

(22)出顧日

平成10年(1998) 3月24日

東京都港区赤坂二丁目17番22号 (72)発明者 波部 知行

神奈川県足柄上郡中井町境430 グリーン

テクなかい富士ゼロックス株式会社内


(74)代理人 弁理士 佐藤 正美

(54) 【発明の名称】 固体撮像素子

(57)【要約】

【課題】 電圧出力の増幅型の固体撮像素子で、それぞれの画素の出力電圧として、その画素内の増幅トランジスタの関値電圧を含まない電圧が得られ、画素ごとの増幅トランジスタの関値電圧のばらつきが、本質的に固定パターンノイズとならないようにする。

【解決手段】 画素10内に2つのリセットトランジスタ7、8を設ける。リセット時、リセットトランジスタ7、8およびシャッタトランジスタ2をオンにし、定電流源6からの定電流Irefを増幅トランジスタ3およびリセットトランジスタ8に流して、所定の定電圧Vrefと増幅トランジスタ3の閾値電圧Vthとの和の電圧をリセット電圧として受光部1に印加する。受光後、シャッタトランジスタ2をオンにして、受光後の受光部1の電圧(Vref+Vth+ΔV)〔ΔVは受光による電圧変化分〕を増幅トランジスタ3のゲート容量に保持する。読み出し時、スイッチングトランジスタ4をオンにして、受光後の受光部1の電圧から閾値電圧Vthが差し引かれた電圧(Vref+ΔV)を、画素10の出力電圧Voutとして取り出す。



【特許請求の範囲】

【請求項1】複数の画素を備え、それぞれの画素ごとに、受光部の出力電圧が増幅トランジスタのゲート・ソース間を介して画素外部に読み出される固体撮像素子において、

それぞれの画素内に、所定の定電圧と、その画素内の上記増幅トランジスタのゲート・ソース間の閾値電圧との和を、リセット電圧として、その画素内の上記受光部に印加するリセット回路を設けたことを特徴とする固体撮像素子。

【請求項2】請求項1の固体撮像素子において、 それぞれの画素内において、上記受光部と上記増幅トランジスタのゲートとの間に転送ゲートまたはシャッタトランジスタが接続され、上記受光部のリセット時、その転送ゲートまたはシャッタトランジスタがオンにされることを特徴とする固体撮像素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、CMOS型の固体撮像素子などの、増幅型の固体撮像素子に関する。

【従来の技術】撮像装置やイメージセンサなどに用いられる固体撮像素子としては、CCDを用いたものなど、各種のものが考えられているが、最近、CMOS型の固体撮像素子などの、増幅型の固体撮像素子が研究されている。

【0003】例えば、文献1「日経マイクロデバイス、1997年7月号、第120~125頁、復活に賭けるMOS型固体撮像素子」には、第124頁の図8(c)に「アクティブ方式(フォト・ゲート型)」として、図 305に示すようなCMOS型の固体撮像素子の画素構造が示されている。

【0004】ただし、図5では、文献1のフォト・ゲートを、光起電力を発生する機能として統一的に受光部として、ホトダイオードの記号で示し、文献1の転送ゲートを、実用上の呼称であるシャッタトランジスタとして、MOSトランジスタの記号で示し、文献1の選択回路のうちの上側のトランジスタは、増幅素子として機能するので、増幅トランジスタとして示し、選択回路のうちの下側のトランジスタは、スイッチング素子として機40能するので、スイッチングトランジスタとして示し、文献1のリセット・ゲートは、リセットトランジスタとして示し、それぞれに符号を付した。

【0005】受光部1の一端は、所定電位Vpoの点に接続する。所定電位Vpoとしては、接地電位を用いることが多い。受光部1の、出力電圧Vpdが得られる他端は、シャッタトランジスタ2を介して、増幅トランジスタ3のゲートに接続する。

【0006】受光部1では、受光量に応じた出力電圧V とができ、上記のオン時間のタイミンpdを発生し、シャッタトランジスタ2がオンにされた 50 シャッタ時間を変えることができる。

とき、そのわずかなオン電圧を無視すれば、増幅トランジスタ3のゲート電圧は、受光部1の出力電圧Vpdと等しくなる。

2

【0007】そして、増幅トランジスタ3はソースホロワとして働くので、増幅トランジスタ3のソース電圧は、ゲート電圧から増幅トランジスタ3のゲート・ソース間の閾値電圧Vthを差し引いた電圧、Vpd-Vthとなり、このソース電圧が、スイッチングトランジスタ4を介して、画素10の出力端子に読み出される。

10 【0008】したがって、スイッチングトランジスタ4 のわずかなオン電圧も無視すれば、画素10の出力電圧 Voutは、

Vout=Vpd-Vth …(1) となる。

【0009】シャッタトランジスタ2およびスイッチングトランジスタ4をオンさせることによる、出力電圧Voutの読み出しは、一般にXYマトリックス状のスキャナ回路によって行う。

【0010】リセットトランジスタ5は、受光部1に落 720 積された信号電荷を定期的に排出して、受光部1の出力 電圧Vpdを所定電位にリセットするためのもので、こ の例では、所定電位として電源電圧VDDが用いられ る。リセット時には、シャッタトランジスタ2およびリ セットトランジスタ5をオンにし、これによって、受光 部1の出力電圧Vpdおよび増幅トランジスタ3のゲート電圧を所定電位、この例では電源電圧VDDにリセットする。

【0011】この固体撮像素子の特長は、第1に、増幅トランジスタ3で増幅した信号を読み出すので、高感度であることである。第2に、CMOS回路を用いるので、低消費電力であることである。標準的なCMOS型の固体撮像素子は、CCD固体撮像素子に比べて、消費電力が約1/10である。第3に、標準的なCMOSプロセスを使用し、CCD固体撮像素子のように専用プロセスを必要としないので、低コストであることである。【0012】第4に、ランダムアクセスが可能なことである。この固体撮像素子では、受光部1の電荷を取り出さないので、画素10から出力電圧Voutを読み出しても、受光部1の出力電圧Vpdは変化しない。したがって、一度形成した画像を損なわずに、画像を何度でも読み出すことができる。そのため、任意のアドレスをランダムにアクセスして読み出すことができる。

【0013】第5に、この従来例のようにシャッタトランジスタ(転送ゲート)2を設ける場合には、シャッタ時間を変化させることができることである。すなわち、シャッタトランジスタ2を所望のタイミングで短時間、オンさせることによって、受光部1の光起電力を、増幅トランジスタ3のゲート容量に蓄積し、保持しておくことができ、上記のオン時間のタイミングを制御すれば、シャッタ時間を変えることができる。

【0014】しかしながら、この従来の固体撮像素子 は、画素10の出力電圧Voutが、式(1)で表され るようにVpd-Vthとなり、画素10の出力電圧V outに、増幅トランジスタ3の閾値電圧Vthが、そ のまま現れるので、画素10の出力電圧Voutを、そ のまま出力信号として取り出す場合には、画素10ごと の増幅トランジスタ3の閾値電圧Vthのばらつきが、 そのまま固定パターンノイズ (FPN) となる欠点があ る。

【0015】しかも、MOSトランジスタの閾値電圧V thは、素子ごとのばらつきが大きく、一般的なCMO Sプロセスでは、素子ごとのばらつきが10mVpp以 上となることも多い。すなわち、従来のCMOS型の固 体撮像素子では、固定パターンノイズが10mVpp以 上となることも多い。高画質を得るには、固定パターン ノイズは1~2mVpp程度以下が望ましいので、従来 のCMOS型の固体撮像素子で、画素10の出力電圧V outを、そのまま出力信号として取り出すと、非常に 低画質となる問題がある。

ジスタの閾値電圧のばらつきを、画素外部の読み出し回 路によってキャンセルして、固定パターンノイズを低減 することが考えられている。

【0017】具体的に、文献2「IEEE JOURN AL OF SOLID-STATE CIRCUIT S, VOL. 32, NO. 2, FEBRUARY 19 97, pp187~197 CMOS Active Pixel Image Sensors for H ighly Integrated ImagingS ystems』」には、第190頁の図3(a)に「C 30 MOS APS unit cell and cro wbar circuit」として、図6に示すような 画素構造および読み出し回路が示されている。

【0018】 画素10は、 基本的に、 図5に示した文献 1のそれと同じである。ただし、図6では、文献2のホ トゲートPGを受光部1とし、転送ゲートTXをシャッ **タトランジスタ2とし、画素内ソースホロワMINを増** 幅トランジスタ3とし、列選択トランジスタMXをスイ ッチングトランジスタ4とし、リセットトランジスタM Rをリセットトランジスタ5とする。したがって、画素 40 10の出力電圧には、画素10ごとの増幅トランジスタ 3の閾値電圧Vthのばらつきが、そのまま現れる。

【0019】文献2の固体撮像素子は、リセット時と受 光後の2回、画素10から出力電圧を読み出し、両者の 差を正味の出力電圧として取り出すことによって、画素 10の出力電圧に含まれる、増幅トランジスタ3の閾値 電圧Vthをキャンセルするものである。

【0020】そのため、文献2の固体撮像素子では、画 素10の外部に、画素10内の増幅トランジスタ3に対 する負荷を構成するトランジスタMLNが設けられると 50 【0027】以上によって、文献2の固体撮像素子で

ともに、信号用のスイッチMSHSおよび容量CSを有 する読み出し回路21Sと、参照用のスイッチMSHR および容量CRを有する読み出し回路21Rとが設けら れる。

4

【0021】リセット時には、リセットトランジスタ5 がオンにされることによって、増幅トランジスタ3のゲ ート電圧FDが、電源電圧VDDにリセットされる。こ のリセット時、画素10から出力電圧が読み出され、そ の読み出された出力電圧が、スイッチMSHRを介して 容量CRに蓄えられて、参照電圧VOUTRとして、読 み出し回路21Rから読み出される。

【0022】さらに、受光部1の受光後に画素10から 得られた出力電圧が、スイッチMSHSを介して容量C Sに蓄えられて、信号電圧VOUTSとして、読み出し 回路21Sから読み出される。その後、信号電圧VOU TSと参照電圧VOUTRとの差が求められ、その差が 正味の出力電圧として取り出される。

【0023】したがって、リセット時の参照電圧VOU TRから受光後の信号電圧VOUTSへの変化分だけ 【0016】そこで、このような画素ごとの増幅トラン 20 が、正味の出力電圧として取り出されることになり、信 号電圧VOUTSと参照電圧VOUTRには、ともに増 幅トランジスタ3の閾値電圧Vthが含まれるので、正 味の出力電圧としては、閾値電圧Vthを含まないもの が得られる。

> 【0024】ただし、2つの読み出し回路218および 21Rがあるため、その間のオフセット電圧が問題にな る。すなわち、この固体撮像素子では、容量CSに蓄え られた電圧と容量CRに蓄えられた電圧とが等しいと き、信号電圧VOUTSと参照電圧VOUTRとが等し くなる必要があるが、読み出し回路215および21R のトランジスタ定数のばらつきによって、容量CSに蓄 えられた電圧と容量CRに蓄えられた電圧とが等しくて も、信号電圧VOUTSと参照電圧VOUTRとは、わ ずかに異なる。これが、オフセット電圧である。

【0025】そのため、文献2の固体撮像素子では、さ らに別のタイミングで、このオフセット電圧を検出し、 記憶しておいて、そのオフセット電圧を、信号電圧VO UTSと参照電圧VOUTRとの差から差し引くことに よって、最終的な出力を得るようにする。

【0026】すなわち、容量CSと容量CRとの間に、 トランジスタMS1, MCB, MS2からなる回路22 を接続し、あるタイミングで、トランジスタMS1、M CB, MS2をオンにして、容量CSと容量CRとの間 を短絡し、容量CSと容量CRとを同電位にして、この ときの信号電圧VOUTSと参照電圧VOUTRとの差 を、オフセット電圧として記憶しておく。そして、この オフセット電圧を、後で上記の受光後の信号電圧VOU TSとリセット時の参照電圧VOUTRとの差から差し 引く。

は、画素10ごとの増幅トランジスタ3の閾値電圧Vthのばらつきがキャンセルされ、2つの読み出し回路21S,21R間のオフセット電圧も打ち消されて、固定パターンノイズが1mVpp程度に低減される。

【0028】さらに、文献3「映像情報メディア学会技術報告、第21巻、第61号、第13~18頁、IPU 97-49(1997年10月23日)『電流モードアクティブピクセルセンサ用オンチップ信号処理』」には、増幅型の固体撮像素子で、画素外部の読み出し回路として文献2とは別の方式を取ることによって、画素ごとの増幅トランジスタの定数のばらつきをキャンセルして、固定パターンノイズを抑圧することが示されている

【0029】文献3は、電流出力の増幅型イメージセンサであるCMD (Charge Modulation

Device:電荷変調素子)を対象として、電流出力の画素に対する画素外部の電流読み出し回路を工夫したもので、画素の出力が電流であること以外は、基本的に文献2と同様の思想による。

【0030】すなわち、文献3では、まず、リセット時 20 の画素の出力電流を参照電流として検出し、次に、受光 後の画素の出力電流を信号電流として検出し、その後、両者の差の電流を正味の出力電流として取り出すことによって、画素ごとの増幅トランジスタの定数のばらつきをキャンセルする。

【0031】これに加えて、文献3では、電流読み出し 回路自体を、オフセット電流が非常に小さくなるように 工夫している。具体的に、オフセット電流の小さい電流 検出回路を実現するために、アナログMOS回路の要素 回路であるカレントコピア回路(セル)を利用してい る。

【0032】カレントコピア回路(セル)自体は、文献 4「ELECTRONICS LETTERS, VO L. 24, NO. 25, DECEMBER 1988, pp1560~1562『CURRENT COPIE R CELLS』」に詳細に紹介されている。

【0033】図7に、文献3の第14頁の図1に簡潔に紹介されたカレントコピア回路(セル)を示す。カレントコピア回路は、よく知られているトランジスタ差動対を用いたカレントミラー回路を高精度化したものと考え 40 てよい。トランジスタ差動対を用いたカレントミラー回路は、入力電流と等しい出力電流(吸い込み電流)を発生する。しかし、差動対を構成するトランジスタの定数の差によって、入力電流と出力電流はわずかに異なり、オフセットを生じる。

【0034】これに対して、文献3に示された図7のカレントコピア回路は、一つのMOSトランジスタMMを用い、Phase 0とPhase 1の2つのタイミングを用いることによって、トランジスタMMの閾値電圧Vthがキャンセルされるものである。

【0035】すなわち、図7のカレントコピア回路は、トランジスタMM、容量CおよびスイッチSX、SY、SZからなり、PhaseOでは、スイッチSX、SYがオンにされ、スイッチSZがオフにされて、トランジスタMMに入力電流IOが流れ、平衡状態に達すると、トランジスタMMのゲート電圧は、入力電流IOに応じた、トランジスタMMの閾値電圧Vthにほぼ等しい電圧Vとなり、この電圧Vが容量Cに保持される。

6

【0036】Phase1では、スイッチSX,SYが オフにされ、スイッチSZがオンにされて、トランジス タMMのドレインが負荷に接続される。このとき、容量 Cの電圧、すなわちトランジスタMMのゲート電圧は、 上記の電圧Vに保持されるので、トランジスタMMの吸 い込み電流、すなわち出力電流I1は、入力電流I0と 等しくなる。

【0037】このカレントコピア回路では、トランジスタ差動対を用いずに、一つのトランジスタMMを用いて、その閾値電圧Vthを記憶しておき、後で、その閾値電圧Vthを利用するので、出力電流I1が入力電流I0に確実に一致し、高精度のカレントミラー回路が形成される。

【0038】そして、文献3では、第15頁の図3に「FPN抑圧回路の構成」として示されるように、このようなカレントコピア回路を利用して画素外部の電流読み出し回路を構成することによって、画素ごとの増幅トランジスタの定数のばらつきをキヤンセルして、固定パターンノイズを抑圧する。

[0039]

【発明が解決しようとする課題】上述したように、文献 1 に示され、図5に示した画素構造の固体撮像素子は、画素10の出力電圧Voutに、増幅トランジスタ3の 関値電圧Vthが、そのまま現れるので、画素10の出力電圧Voutを、そのまま出力信号として取り出す場合には、画素10ごとの増幅トランジスタ3の関値電圧Vthのばらつきが、そのまま固定パターンノイズとなるとともに、MOSトランジスタの関値電圧Vthの素子ごとのばらつきは10mVpp以上となることも多いため、固定パターンノイズが、高画質が得られる1~2mVpp程度以下に比べてかなり大きい、10mVpp 以上にもなるような大きいものとなり、非常に低画質となる問題がある。

【0040】これに対して、文献2に示され、図6に示した画素構造および読み出し回路を有する固体撮像素子によれば、上述したように、画素10ごとの増幅トランジスタ3の関値電圧Vthのばらつきがキャンセルされ、2つの読み出し回路21S.21R間のオフセット電圧も打ち消されて、固定パターンノイズが著しく低減される。

【0041】しかしながら、この固体撮像素子では、

50 (1)リセット時の画素出力電圧の読み出し、(2)そ

の読み出した画素出力電圧の容量CRへの蓄積と、参照 電圧VOUTRとしての読み出し、(3)受光後の画素 出力電圧の読み出し、(4)その読み出した画素出力電 圧の容量CSへの蓄積と、信号電圧VOUTSとしての 読み出し、(5)受光後の信号電圧VOUTSとリセッ ト時の参照電圧VOUTRとの差の演算、(6)オフセ ット電圧の検出記憶、(7)受光後の信号電圧VOUT Sとリセット時の参照電圧VOUTRとの差からオフセ ット電圧を差し引く演算、というシーケンスによって、 最終的な出力信号を得なければならず、固定パターンノ イズが低減された高精度の出力信号が得られるものの、 読み出し回路が著しく複雑になるとともに、動作に時間 がかかって固体撮像素子を高速で駆動することができな い欠点がある。

【0042】また、文献3に示された増幅型イメージセ ンサも、画素の出力が電圧ではなく電流であり、かつ画 素外部の読み出し回路はカレントコピア回路を利用した 電流読み出し回路である点で、文献2とは異なるが、文 献2と同様に、画素ごとの増幅トランジスタの定数のば らつきを、画素外部の読み出し回路によってキャンセル 20 して、固定パターンノイズを低減するため、読み出し回 路が著しく複雑になるとともに、動作に時間がかかって 固体撮像素子を高速で駆動することができない欠点があ

【0043】そこで、この発明は、特に、電圧出力の増 幅型の固体撮像素子において、画素構造を工夫すること によって、それぞれの画素の出力電圧として、その画素 内の増幅トランジスタの閾値電圧を含まない電圧が得ら れるようにして、画素ごとの増幅トランジスタの閾値電 圧のばらつきが、本質的に固定パターンノイズとなら ず、画素の出力電圧を、そのまま出力信号として取り出 す場合でも、固定パターンノイズを著しく低減すること ができ、これによって、読み出し回路を著しく簡単に構 成することができるとともに、固体撮像素子を高速で駆 動することができるようにしたものである。

[0044]

【課題を解決するための手段】この発明では、複数の画 素を備え、それぞれの画素ごとに、受光部の出力電圧が 増幅トランジスタのゲート・ソース間を介して画素外部 に読み出される固体撮像素子において、それぞれの画素 40 内に、所定の定電圧と、その画素内の上記増幅トランジ スタのゲート・ソース間の閾値電圧との和を、リセット 電圧として、その画素内の上記受光部に印加するリセッ ト回路を設ける。

[0045]

【作用】上記のように構成した、この発明の固体撮像素 子においては、所定の定電圧をVref、画素内の増幅 トランジスタのゲート・ソース間の閾値電圧をVthと すると、受光部のリセット時、上記のリセット回路によ って、Vpd1=Vreset=Vref+Vthで表 50 より電荷を蓄積し、光起電力を発生するものであればよ

8 されるリセット電圧が、受光部に印加され、受光部の容 量に一旦保存される。

【0046】次に受光部が受光すると、受光後の受光部 の電圧Vpd2は、上記のリセット電圧Vreset に、受光による電圧変化分 A V が加わった電圧として、 $Vpd2=Vreset+\Delta V=Vref+Vth+\Delta$ Vとなる。

【0047】そして、読み出し時には、この受光後の受 光部の電圧 Vpd2が、増幅トランジスタのゲート・ソ 一ス間を介して画素外部に読み出されるので、画素の出 力電圧Voutは、受光後の受光部の電圧Vpd2か ら、増幅トランジスタのゲート・ソース間の閾値電圧V thが差し引かれた電圧として、Vout=Vpd2- $Vth=Vref+\Delta V$ となる。したがって、画素の出 力電圧Voutには、その画素内の増幅トランジスタの 関値電圧Vthが全く現れない。

【0048】すなわち、この発明の固体撮像素子におい ては、リセット時、画素内の増幅トランジスタの閾値電 圧を含むリセット電圧が、その画素内の受光部に印加さ れることによって、読み出し時、その閾値電圧が自動的 にキャンセルされて、それぞれの画素の出力電圧とし て、その画素内の増幅トランジスタの閾値電圧を含まな い電圧が得られる。

【0049】したがって、画素ごとの増幅トランジスタ の閾値電圧のばらつきが、本質的に固定パターンノイズ とならず、画素の出力電圧を、そのまま出力信号として 取り出す場合でも、固定パターンノイズを著しく低減す ることができる。

【0050】また、このように画素の出力電圧を1回だ 30 け読み出して、そのまま出力信号とすることができるの で、読み出し回路を著しく簡単に構成することができる とともに、固体撮像素子を高速で駆動することができ る。

【0051】しかも、受光部に上記のリセット電圧を印 加するリセット回路も、少数の素子によって簡単かつ容 易に実現することができる。

[0052]

【発明の実施の形態】図1は、この発明の固体撮像素子 の一実施形態の画素構造を示し、受光部およびシャッタ トランジスタの部分を、素子断面およびエネルギーバン ド構造として模式的に示し、その他の部分を、回路記号 によって示したものである。

【0053】この実施形態は、CMOS型の固体撮像素 子とするとともに、それぞれの画素10は、受光部1、 シャッタトランジスタ2、増幅トランジスタ3、スイッ チングトランジスタ4、および2つのリセットトランジ スタ7,8を有するものとした場合である。

【0054】受光部1は、図ではホトダイオードとした が、ホトダイオードに限らず、ホトゲートなど、受光に い。受光部1の一端は、所定電位VPoの点に接続す る。所定電位Vpoとしては、例えば接地電位を用い

【0055】シャッタトランジスタ2は、転送ゲートと 同じもので、必須ではないが、これを設ける場合には、 上述したようにシャッタ時間を可変にすることができ る。受光部1の、出力電圧Vpdが得られる他端は、こ のシャッタトランジスタ2を介して、増幅トランジスタ 3のゲートに接続し、シャッタトランジスタ2のゲート に、シャッタ制御信号φshutterを供給する。 【0056】また、増幅トランジスタ3のソースに、ス イッチングトランジスタ4のドレインを接続し、増幅ト ランジスタ3のドレインに、画素外部の定電流源6か ら、定電流の参照電流 Irefを供給し、スイッチング トランジスタ4のゲートに、読み出し制御信号ørow を供給する。

【0057】さらに、リセットトランジスタ7のドレイ ンを、増幅トランジスタ3のドレインに接続し、リセッ トトランジスタフのソースを、増幅トランジスタ3のゲ ートに接続し、リセットトランジスタ8のドレインを、 増幅トランジスタ3のソースに接続し、リセットトラン ジスタ8のソースに、所定の定電圧である参照電圧Vァ efを供給し、リセットトランジスタ7および8のゲー トに、リセット制御信号φresetを供給する。

【0058】そして、図では省略したが、画素外部にお いて、スイッチングトランジスタ4のソースに負荷を接 続して、スイッチングトランジスタ4のソースから、画 素10の出力電圧Voutを取り出す。

【0059】上述した画素構造の固体撮像素子は、

(1) 受光部1のリセット、(2) 受光部1での受光 (蓄積)、(3)受光部1から増幅トランジスタ3への 電圧転送、(4) 画素10からの出力電圧Voutの読 み出し、というシーケンスによって駆動する。

【0060】まず、リセット時には、リセット制御信号 φresetおよびシャッタ制御信号φshutter を高レベルにして、リセットトランジスタ7,8および シャッタトランジスタ2をオンにし、読み出し制御信号 ørowを低レベルにして、スイッチングトランジスタ 4はオフにする。

【0061】このとき、受光部1をホトダイオードの記 40 号で示し、オフにされたスイッチングトランジスタ4を 省略し、オンにされたシャッタトランジスタ2およびリ セットトランジスタ7、8のドレイン・ソースを短絡し て示すと、画素10は図2(A)の等価回路のようにな る.

【0062】図2(A)から、より明らかなように、リ セット時、定電流源6からの参照電流 Irefが、増幅 トランジスタ3のドレイン・ソースに流れ、図2(A) では短絡して示したリセットトランジスタ8のドレイン ・ソースに流れて、参照電圧Vrefが与えられるライ 50 け経過した後の、所定の時間だけ、シャッタトランジス

ンを通じて画素外部に流出する。

【0063】したがって、増幅トランジスタ3のゲート ・ソース間の電圧Vthは、増幅トランジスタ3のドレ イン・ソースに流れる電流が参照電流 Irefと等しく なるときの電圧値に定まり、受光部1の電圧Vpd1 は、これをVresetとすると、

10

Vpd1=Vreset =Vref+Vth... (2)

に定まる。

【0064】すなわち、受光部1には、所定の定電圧で ある参照電圧Vrefと増幅トランジスタ3のゲート・ ソース間の電圧Vthとの和の電圧Vresetが、リ セット電圧として印加されることになる。

【0065】この場合、増幅トランジスタ3のドレイン 電流が、定電流源6によって Irefに定められ、これ によって、増幅トランジスタ3のゲート・ソース間の電 圧Vthが、ドレイン電流Irefを生じるような電圧 に定められるので、増幅トランジスタ3のゲート・ソー ス間の電圧Vthとしては、ドレイン電流Irefに対 応するような閾値電圧を生じる。

【0066】したがって、上記のリセット電圧Vres e tは、所定の定電圧である参照電圧Vrefと増幅ト ランジスタ3のゲート・ソース間の関値電圧Vthとの 和となり、増幅トランジスタ3の閾値電圧Vthが、リ セット電圧Vreset中に、すなわち受光部1の電圧 Vpd1中に保存されるようになる。

【0067】次に、受光(蓄積)時には、リセット制御 信号φreset、シャッタ制御信号φshutter および読み出し制御信号φrowを、すべて低レベルに 30 して、リセットトランジスタ7,8、シャッタトランジ スタ2およびスイッチングトランジスタ4を、すべてオ フにする。

【0068】したがって、リセット後、所望の受光期間 だけ経過した後の、受光部1の電圧Vpd2は、

> $Vpd2=Vreset+\Delta V$ $=Vref+Vth+\Delta V \cdots (3)$

で表されるように、上記のリセット電圧Vreset に、受光による電圧変化分AVが加わった電圧となる。 したがって、増幅トランジスタ3の閾値電圧Vthは、 受光後の受光部1の電圧Vpd2中にも保存されるよう になる。

【0069】次に、受光部1から増幅トランジスタ3へ の電圧転送時には、シャッタ制御信号のshutter を高レベルにして、シャッタトランジスタ2をオンに し、リセット制御信号φresetおよび読み出し制御 信号ørowを低レベルにして、リセットトランジスタ 7,8およびスイッチングトランジスタ4はオフにす る。

【0070】すなわち、リセット後、所望の受光期間だ

タ2をオンにする。これによって、所望の時点での受光 部1の電圧が、増幅トランジスタ3のゲートに印加され る。すなわち、式(3)で定まる、受光後の受光部1の 電圧Vpd2が、増幅トランジスタ3のゲート電圧とな

【0071】その後、シャッタトランジスタ2もオフに する。このとき、増幅トランジスタ3のゲート電圧は、 受光後の受光部1の電圧Vpd2のまま、増幅トランジ スタ3のゲート容量に保持される。

【0072】次に、画素10からの出力電圧Voutの 10 読み出し時には、読み出し制御信号φrowを高レベル にして、スイッチングトランジスタ4をオンにし、リセ ット制御信号φresetおよびシャッタ制御信号φs hutterを低レベルにして、リセットトランジスタ 7,8およびシャッタトランジスタ2はオフにする。

【0073】このとき、受光部1をホトダイオードの記 号で示し、オフにされたリセットトランジスタ7,8を 省略し、オフにされたシャッタトランジスタ2をスイッ チの記号で示し、オンにされたスイッチングトランジス タ4のドレイン・ソースを短絡して示すと、画素10は 20 図2(B)の等価回路のようになる。容量Cgは、上述 した増幅トランジスタ3のゲート容量である。

【0074】ただし、ゲート容量Cgは、増幅トランジ スタ3のゲート・ソース間の容量のほかに、増幅トラン ジスタ3のゲートに接続された、それぞれの拡散層の容 量を合わせた値になる。また、転送電荷を蓄積するため に、さらに大きい容量が必要な場合には、容量素子を追 加してもよい。ゲート容量Cgは、これらの容量の合計 を一括して表現したものである。

【0075】図2(B)に示すように、読み出し時、受 30 光後の受光部1の電圧Vpd2が、増幅トランジスタ3 のゲート容量Cgに保持されており、定電流源6からの 参照電流 Irefは、増幅トランジスタ3のドレイン・ ソースに流れ、図2(B)では短絡して示したスイッチ ングトランジスタ4のドレイン・ソースに流れて、出力 電圧Voutが取り出されるラインを通じて画素外部の 負荷に流出する。

- 【0076】したがって、画素10の出力電圧Vout として、

Vout = Vpd2 - Vth... (4) で表されるように、増幅トランジスタ3のゲート電圧V pd2から、増幅トランジスタ3のゲート・ソース間の 電圧Vthが差し引かれた電圧が得られる。

【0077】この場合の増幅トランジスタ3のゲート・ ソース間の電圧Vthも、増幅トランジスタ3のドレイ ン電流がIrefになるときの閾値電圧であり、式 (3)中のVthと同じ値となる。

【0078】そして、増幅トランジスタ3のゲート電圧 Vpd2は、式(3)で表されるので、式(4)のVp d 2に式(3)を代入すると、画索10の出力電圧Vo 50 は、行ごとに共通に、読み出し制御信号φrow1〜φ

utit. $Vout = Vref + Vth + \Delta V - Vth$

12

 $=V r e f + \Delta V$... (5)

となる。すなわち、増幅トランジスタ3の閾値電圧V t hは、キャンセルされて、画素10の出力電圧Vout には全く現れない。

【0079】このように関値電圧Vthをキャンセルす る、上記の実施形態の基本原理は、上述したカレントコ ピア回路における、回路自体が閾値電圧Vthを記憶

し、キャンセルする機能を、画素内に取り込んだもので ある。しかし、勿論、カレントコピア回路自体の目的で あるカレントミラー機能を利用したものではない。

【0080】上述した実施形態によれば、画素10の出 力電圧Voutとして、その画素10内の増幅トランジ スタ3の閾値電圧Vthを含まない電圧が得られるの で、画素10ごとの増幅トランジスタ3の閾値電圧Vt hのばらつきが、本質的に固定パターンノイズとなら ず、画素10の出力電圧Voutを、そのまま出力信号 として取り出す場合でも、固定パターンノイズを著しく 低減することができる。

【0081】また、このように画素10の出力電圧Vo u tを1回だけ読み出して、そのまま出力信号とするこ とができるので、読み出し回路を著しく簡単に構成する ことができるとともに、固体撮像素子を高速で駆動する ことができる。

【0082】しかも、そのためのリセット回路も、それ ぞれの画素10内には2つのリセットトランジスタ7, 8を設けるだけでよく、簡単かつ容易に実現することが

【0083】さらに、上述したCMOS型の固体撮像素 子の特長である、高感度、低消費電力、低コスト、ラン ダムアクセス可能、シャッタ時間可変という利点を、そ のまま維持することができる。

【0084】図3は、上述した実施形態の固体撮像素子 の画素および画素周辺の接続関係を示し、図4は、その 固体撮像素子の全体構成を示す。図4に示すように、上 述した画素構造の画素10は、垂直方向にm行に渡り、 配列形成する。

40 【0085】図3または図4に示すように、各画素10 の受光部1の一端は、所定電位 Vpoが与えられるライ ン11、例えば接地ラインに接続し、各画素10のシャ ッタトランジスタ2のゲートは、行ごとに共通に、シャ ッタ制御信号 oshutter1~oshutterm が供給されるシャッタ制御ライン12に接続し、各画素 10のリセットトランジスタ7および8のゲートは、行 ごとに共通に、リセット制御信号φreset1~φr esetmが供給されるリセット制御ライン13に接続 し、各画素10のスイッチングトランジスタ4のゲート

rowmが供給される読み出し制御ライン15に接続 し、垂直スキャナ回路17によって、制御ライン12, 13, 15を選択制御する。

【0086】また、各画素10のリセットトランジスタ 8のソースは、列ごとに共通に、参照電圧Vrefが供 給されるライン14に接続し、各画素10の増幅トラン ジスタ3およびリセットトランジスタ7のドレインは、 列ごとに共通に、参照電流 Irefが供給される定電流 源6に接続し、各画素10のスイッチングトランジスタ 4のソースは、列ごとに共通に、出力電圧Vout1~ 10 Voutnを取り出す出力ライン16に接続し、水平ス キャナ回路18によって、出力ライン16を選択して、 出力電圧Vout1~Voutnを取り出す。水平スキ ャナ回路18から取り出された出力電圧Vout1~V outnは、増幅器19によって増幅されて、固体撮像 素子の出力として取り出される。

【0087】この実施形態の固体撮像素子によれば、垂 直スキャナ回路17によって制御ライン12、13、1 5を選択し、水平スキャナ回路18によって出力ライン 16を選択することによって、所望のアドレスの画素の 20 出力電圧を外部に取り出すことができる。

【0088】上述した実施形態は、CMOS型の固体撮 像素子の場合であるが、この発明は、CMOS型に限ら ず、一般に電圧出力の増幅型の固体撮像素子に適用する ことができる。

【0089】また、この発明は、それぞれの画素内に特 殊なリセット回路を設けることによって、それぞれの画 素の出力電圧として、その画素内の増幅トランジスタの 閾値電圧を含まない電圧が得られ、画素ごとの増幅トラ ンジスタの閾値電圧のばらつきが、本質的に固定パター 30 ンノイズとならないようにすることが目的であるので、 この発明のような画素構造にするとともに、必要に応じ て画素外部に文献2に示されるような読み出し回路など を設けて、さらに高精度の出力信号を得るようにしても よい。

[0090]

【発明の効果】上述したように、この発明によれば、そ れぞれの画素の出力電圧として、その画素内の増幅トラ ンジスタの閾値電圧を含まない電圧が得られ、したがっ て、画素ごとの増幅トランジスタの閾値電圧のばらつき 40 10 画素

が、本質的に固定パターンノイズとならず、画素の出力 電圧を、そのまま出力信号として取り出す場合でも、固 定パターンノイズを著しく低減することができる。

14

【0091】また、このように画素の出力電圧を1回だ け読み出して、そのまま出力信号とすることができるの で、読み出し回路を著しく簡単に構成することができる とともに、固体撮像素子を高速で駆動することができ

【0092】しかも、そのために、それぞれの画案内に 設けるリセット回路も、少数の素子によって簡単かつ容 易に実現することができる。

【0093】さらに、電圧出力の増幅型の固体撮像素子 の特長である、高感度、ランダムアクセス可能、シャッ 夕時間可変という利点を、そのまま維持することができ るとともに、CMOS型の固体撮像素子とする場合に は、CMOS型の固体撮像素子の特長である、低消費電 力、低コストという利点を、そのまま維持することがで きる。

【図面の簡単な説明】

【図1】この発明の固体撮像素子の一実施形態の画素構 造を示す図である。

【図2】この発明の固体撮像素子の一実施形態のリセッ ト時および読み出し時の画素の等価回路を示す図であ

【図3】この発明の固体撮像素子の一実施形態の画素お よび画素周辺の接続関係を示す図である。


【図4】この発明の固体撮像素子の一実施形態の全体構 成を示す図である。

【図5】文献1に示された画素構造を示す図である。


【図6】文献2に示された画素構造および読み出し回路 を示す図である。

【図7】カレントコピア回路を簡略に示す図である。 【符号の説明】


- 1 受光部
- 2 シャッタトランジスタ
- 3 増幅トランジスタ
- 4 スイッチングトランジスタ
- 6 定電流源
- 7.8 リセットトランジスタ




【図3】



【図4】



【図6】



【図7】

